The image above shows a thumbnail of the interactive Java applet embedded into this page. Unfortunately, your browser is not Java-aware or Java is disabled in the browser preferences. To start the applet, please enable Java and reload this page. (You might have to restart the browser.)

Circuit Description

Schema zur Realisierung einer Arithmetisch-Logischen Einheit (arithmetic/logic unit, ALU).

Zur Steuerung der Simulation bitte direkt die Schalter anklicken. Alternativ sind die Tasten '4', '3', '2', '1' als bindkeys für die Eingänge A3..A0 definiert, die Tasten '8', '7', '6', '5' für die Eingänge B3..B0. Die Tasten 'a' und 's' steuern die Funktionsauswahl AE1/AE0 und 'x' und 'c' die Kontrolleingänge 'Cmpl' und 'Cin'.

Abhängig von den Werten an den Kontrolleingängen AE1, AE0, Cmpl sowie dem Carry-Eingang Cin berechnet die ALU die folgenden Funktionen an ihrem Ausgang F:

  AE1   AE0   Cmpl  Cin   |  F
 -------------------------+-------------
                          |  arithmetisch:
  0     0     0     0     |  A+B
  0     0     0     1     |  A+B+1  (A++)
  0     0     1     0     |  A-B-1  (A--)
  0     0     1     1     |  A-B
                          |
                          |  logisch:
  0     1     0     x     |  A AND B
  1     0     0     x     |  A OR B
  1     1     0     x     |  A XOR B

Die hier gezeigte Schaltung besteht konzeptionell aus vier separaten Berechnungseinheiten, die alle gleichzeitig und parallel arbeiten. Jeweils vier Logikgatter verknüpfen die zugehörigen vier Eingangswerte der Eingänge A und B zur Berechnung der logischen Funktionen. Dies sind die 4 XOR-Gatter (im Schaltbild erste Reihe links oben) zur Berechnung von (A XOR B), darunter 4 ODER-Gatter zur Berechnung von (A OR B), und die 4 UND-Gatter zur Berechnung von (A AND B).

Der untere Teil der Schaltung besteht aus dem bekannten 4-Bit Addierer mit vorgeschalteten XOR-Gattern zur Bildung des Komplements von B für die Subtraktion.

Über die 4:1 Multiplexer (rechte Spalte) wird schließlich abhängig vom Wert der Kontrolleingänge AE1 und AE0 einer der parallel berechneten Werte zum Ausgang der ALU weitergeleitet.