MegaDigi

Real Time Video Frame Grabber VHDL-Modul

Platine (22k gif)
Studienarbeit

MegaDigi wurde im Rahmen einer Studienarbeit entwickelt. Das Ziel ist ein in der Hardware-Beschreibungssprache VHDL formuliertes Modul, das sich in digitale ASICs für Bildverarbeitungsaufgaben integrieren läßt. Dabei erfolgt die Extraktion der Bildinformation aus einem Standard-Composite Videosignal rein digital.

Das Bild oben zeigt einen mit MegaDigi digitalisierten Prototyp-Aufbau von MegaDigi. Dieser Prototyp dient zunächst nur zur direkten Aufzeichnung von Videosignalen (mit 8.000.000 samples/s) in ein DRAM (Standard-SIMM-Modul). Diese realen Daten stehen dann als direkte Eingaben für die Logiksimulation in der VHDL-Umgebung zur Verfügung. Beim vorliegenden Bild wurde die Aufbereitung des Videosignals zunächst noch mit einem C-Programm vorgenommen.