SCHEME-1

Layout (242k jpg)
Dissertation
EIS Workshop'91
FPCA'89
EUROMICRO'89
VLSI'89
AMSE'89

Spezifikation

Das IC implementiert einen Prozessor für SCHEME Bytecode als Coprozessor für ATARI ST Computer.

Eine genaue Beschreibung findet sich in der Dissertation

Entwurfsvorgehen

Entwicklung eines Pascal-Simulators
Schematic-Entry und Layout mit VENUS/Sigraph-EL
Logik- und Fehlersimulation
Fertigung über das EIS Projekt

technische Information

Siemens	Pads	Tran.
2.0µm CMOS, 2 Met.	76	70000