



Universität Hamburg

DER FORSCHUNG | DER LEHRE | DER BILDUNG

MIN-Fakultät
Fachbereich Informatik



64-040 Modul InfB-RSB

Rechnerstrukturen und Betriebssysteme

[https://tams.informatik.uni-hamburg.de/
lectures/2024ws/vorlesung/rsb](https://tams.informatik.uni-hamburg.de/lectures/2024ws/vorlesung/rsb)

– Kapitel 11 –

Andreas Mäder



Universität Hamburg
Fakultät für Mathematik, Informatik und Naturwissenschaften
Fachbereich Informatik

Technische Aspekte Multimodaler Systeme

Wintersemester 2024/2025



Rechnerarchitektur I

Motivation

von-Neumann Rechner

Beschreibungsebenen

Software

HW Abstraktionsebenen

Hardwarestruktur

Speicherbausteine

Busse

Mikroprogrammierung

Beispielsystem: ARM

Wie rechnet ein Rechner?

Literatur




Definitionen

- 1. The term architecture is used here to describe the attributes of a system as seen by the programmer, i.e., the conceptual structure and functional behaviour, as distinct from the organization and data flow and control, the logical and the physical implementation.
[Amdahl, Blaauw, Brooks]*
- 2. The study of computer architecture is the study of the organization and interconnection of components of computer systems. Computer architects construct computers from basic building blocks such as memories, arithmetic units and buses. From these building blocks the computer architect can construct anyone of a number of different types of computers, ranging from the smallest hand-held pocket-calculator to the largest ultra-fast super computer. The functional behaviour of the components of one computer are similar to that of any other computer, whether it be ultra-small or ultra-fast.*



Was ist Rechnerarchitektur? (cont.)

By this we mean that a memory performs the storage function, an adder does addition, and an input/output interface passes data from a processor to the outside world, regardless of the nature of the computer in which they are embedded. The major differences between computers lie in the way of the modules are connected together, and the way the computer system is controlled by the programs. In short, computer architecture is the discipline devoted to the design of highly specific and individual computers from a collection of common building blocks. [Stone]





1. Operationsprinzip: das funktionelle Verhalten der Architektur

- = Programmierschnittstelle
- = ISA – **I**nstruction **S**et **A**rchitecture
Befehlssatzarchitektur
- = Maschinenorganisation: *Wie werden Befehle abgearbeitet?*

→ folgt ab Kapitel 12 *Instruction Set Architecture*

Befehlssatz

2. Hardwarearchitektur: der strukturelle Aufbau des Rechnersystems


- = Art und Anzahl der Hardware-Betriebsmittel +
die Verbindungs- / Kommunikationseinrichtungen
- = (technische) Implementierung

Mikroarchitektur




- ▶ J. Mauchly, J.P. Eckert, J. von-Neumann 1945
 - ▶ Abstrakte Maschine mit minimalem Hardwareaufwand
 - ▶ System mit Prozessor, Speicher, Peripheriegeräten
 - ▶ die Struktur ist unabhängig von dem Problem, das Problem wird durch austauschbaren Speicherinhalt (Programm) beschrieben
 - ▶ gemeinsamer Speicher für Programme und Daten
 - ▶ fortlaufend adressiert
 - ▶ Programme können wie Daten manipuliert werden
 - ▶ Daten können als Programm ausgeführt werden
 - ▶ Befehlszyklus: Befehl holen, decodieren, ausführen
- ⇒ enorm flexibel
- ▶ **alle** aktuellen Rechner basieren auf diesem Prinzip
 - ▶ aber vielfältige Architekturvarianten, Befehlssätze usw.


- ▶ Programm als Sequenz elementarer Anweisungen (Befehle)
- ▶ als Bitvektoren im Speicher codiert
- ▶ Interpretation (Operanden, Befehle und Adressen) ergibt sich aus dem Kontext (der Adresse)
- ▶ zeitsequenzielle Ausführung der Instruktionen



► Ausführungszyklus

1. Befehl aus Programmspeicher holen
2. auszuführende Aktionen und Länge der Instruktion bestimmen, ggf. Worte nachladen
3. Operanden ermitteln und laden
4. Ergebnis der Operation berechnen bzw. Status ermitteln
5. Ergebnisse für später abspeichern
6. Folgeoperation ermitteln





[TA14]







Fünf zentrale Komponenten:

- ▶ Prozessor mit **Steuerwerk** und **Rechenwerk** (ALU, Register)
- ▶ **Speicher**, gemeinsam genutzt für Programme und Daten
- ▶ **Eingabe-** und **Ausgabewerke**
- ▶ verbunden durch Bussystem



- ▶ Prozessor (CPU) = Steuerwerk + Operationswerk
- ▶ Steuerwerk: zwei zentrale Register
 - ▶ Befehlszähler (*PC program counter*)
 - ▶ Befehlsregister (*IR instruction register*)
- ▶ Operationswerk (Datenpfad *data-path*)
 - ▶ Rechenwerk (*ALU arithmetic-logic unit*)
 - ▶ Universalregister (8...64 Register, mind. 1 *Akkumulator*)
 - ▶ evtl. Register mit Spezialaufgaben
- ▶ Speicher (*memory*)
 - ▶ Hauptspeicher/RAM: *random-access memory*
 - ▶ Hauptspeicher/ROM: *read-only memory* zum Booten
 - ▶ externer Speicher (Virtual Memory): Festplatten, CD/DVD, Bandarchiv, Netzwerk
- ▶ Peripheriegeräte: Ein-/Ausgabe (*I/O*)

- ▶ Verschaltung der Hardwarekomponenten für alle mögl. Datentransfers
- ▶ abhängig vom Befehl werden nur bestimmte Pfade aktiv
- ▶ Ausführungszyklus




rechnen

speichern

springen




- ▶ Schichten-Ansicht: Software – Hardware




[BO15]

- ▶ Abstraktionen durch Betriebssystem
Processes




[BO15]



[BO15]

- ▶ verschiedene Repräsentationen des Programms
 - ▶ Hochsprache
 - ▶ Assembler
 - ▶ Maschinensprache
- ▶ Ausführung der Maschinensprache
 - ▶ von-Neumann Zyklus: Befehl holen, decodieren, ausführen
 - ▶ reale oder virtuelle Maschine

Das Compilierungssystem (cont.)



```
temp = v[k];  
v[k] = v[k+1];  
v[k+1] = temp;
```

```
lw $15, 0($2)  
lw $16, 4($2)  
sw $16, 0($2)  
sw $15, 4($2)
```

```
0000 1001 1100 0110 1010 1111 0101 1000  
1010 1111 0101 1000 0000 1001 1100 0110  
1100 0110 1010 1111 0101 1000 0000 1001  
0101 1000 0000 1001 1100 0110 1010 1111
```


ALUOP[0:3] <= InstReg[9:11] & MASK

Hardware Abstraktionsebenen


– keine einheitliche Bezeichnung in der Literatur

▶ Architekturebene

- ▶ Funktion/Verhalten Leistungsanforderungen
- ▶ Struktur Netzwerk
aus Prozessoren, Speicher, Busse, Controller ...
- ▶ Nachrichten Programme, Protokolle
- ▶ Geometrie Systempartitionierung




- ▶ Hauptblockebene (Algorithmenebene, funktionale Ebene)
 - ▶ Funktion/Verhalten Algorithmen, formale Funktionsmodelle
 - ▶ Struktur Blockschaltbild
 - aus Hardwaremodule, Busse ...
 - ▶ Nachrichten Protokolle
 - ▶ Geometrie Cluster




▶ Register-Transfer Ebene

- ▶ Funktion/Verhalten Daten- und Kontrollfluss, Automaten ...
- ▶ Struktur RT-Diagramm
aus Register, Multiplexer, ALUs ...
- ▶ Nachrichten Zahlencodierungen, Binärworte ...
- ▶ Geometrie Floorplan




- ▶ Logikebene (Schaltwerkebene)
 - ▶ Funktion/Verhalten Boole'sche Gleichungen
 - ▶ Struktur Gatternetzliste, Schematic
 - aus Gatter, Flipflops, Latches ...
 - ▶ Nachrichten Bit
 - ▶ Geometrie Moduln




- ▶ elektrische Ebene (Schaltkreisebene)
 - ▶ Funktion/Verhalten Differentialgleichungen
 - ▶ Struktur elektrisches Schaltbild
aus Transistoren, Kondensatoren ...
 - ▶ Nachrichten Ströme, Spannungen
 - ▶ Geometrie Polygone, Layout → physische Ebene


▶ Exkurs: MOSFET

▶ Exkurs: CMOS



- ▶ physische Ebene (geometrische Ebene)
 - ▶ Funktion/Verhalten partielle DGL
 - ▶ Struktur Dotierungsprofile







drei unterschiedliche Aspekte/Dimensionen:

- 1 Verhalten
- 2 Struktur (logisch)
- 3 Geometrie (physisch)

- ▶ Start möglichst abstrakt, als Verhaltensbeschreibung
- ▶ Ende des Entwurfsprozesses ist das vollständige IC Layout für die Chipfertigung, Prüfmuster für Tests auf Fertigungsfehler oder Selbsttestmechanismen im IC
- ... und die (erfolgreich) simulierte Netzliste mit Gatter- und Leitungsverzögerungen

- ▶ Entwurfsprogramme („EDA“, *Electronic Design Automation*) dabei notwendig: setzen Verhalten in Struktur und Struktur in Geometrien um, ...



Modellierung eines digitalen Systems als Schaltung aus

- ▶ speichernden Komponenten
 - ▶ Registern: Flipflops, Register, Registerbank ...
 - ▶ Speichern: SRAM, DRAM, ROM, PLA ...
- ▶ funktionalen Schaltnetzen
 - ▶ Addierer, arithmetische Schaltungen
 - ▶ logische Operationen
 - ▶ „random-logic“ Schaltnetzen
- ▶ Verbindungsleitungen
 - ▶ Busse / Leitungsbündel
 - ▶ Multiplexer und Tri-state Treiber





- ▶ bis jetzt
 - ▶ Gatter und Schaltnetze
 - ▶ Flipflops als einzelne Speicherglieder
 - ▶ Schaltwerke zur Ablaufsteuerung


- ▶ weitere Komponenten: Register-Transfer- und Hauptblockebene
 - ▶ Speicher
 - ▶ Busse, Bustiming
 - ▶ Mikroprogrammierung zur Ablaufsteuerung





- ▶ System zur Speicherung von Information
- ▶ als Feld von N Adressen mit je m -bit Speicherworten
- ▶ typischerweise mit n -bit Adressen und $N = 2^n$
- ▶ Kapazität also $2^n \cdot m$ Bits


- ▶ Klassifikation
 - ▶ Speicherkapazität?
 - ▶ Schreibzugriffe möglich?
 - ▶ Schreibzugriffe auf einzelne Bits/Bytes oder nur Blöcke?
 - ▶ Information flüchtig oder dauerhaft gespeichert?
 - ▶ Zugriffszeiten beim Lesen und Schreiben
 - ▶ Technologie



Speicherbausteine: Varianten

Typ	Kategorie	Löschen	byte-adressierbar	flüchtig	Typische Anwendung
SRAM	Lesen/Schreiben	elektrisch	ja	ja	Cache Speicher
DRAM	Lesen/Schreiben	elektrisch	ja	ja	Hauptspeicher (alt)
SDRAM	Lesen/Schreiben	elektrisch	ja	ja	Hauptspeicher
ROM	nur Lesen	—	nein	nein	Embedded (große Stückzahlen)
PROM	nur Lesen	—	nein	nein	Embedded (kleine Stückzahlen)
EPROM	vorw. Lesen	UV-Licht	nein	nein	Prototypen
EEPROM	vorw. Lesen	elektrisch	ja	nein	Prototypen
Flash	Lesen/Schreiben	elektrisch	nein	nein	Speicherkarten, SSDs, Mobile Geräte

ROM: Read-Only Memory



16 × 8 bit
4-bit Adresse
8-bit Datenwort




Speicher, der im Betrieb gelesen und geschrieben werden kann

- ▶ Arbeitsspeicher des Rechners
- ▶ für Programme und Daten
- ▶ keine Abnutzungseffekte
- ▶ benötigt Spannungsversorgung zum Speichern

- ▶ Aufbau als Matrixstruktur
- ▶ n Adressbits, konzeptionell 2^n Wortleitungen
- ▶ m Bits pro Wort
- ▶ Realisierung der einzelnen Speicherstellen?
 - ▶ statisches RAM: 6-Transistor Zelle \Rightarrow SRAM
 - ▶ dynamisches RAM: 1-Transistor Zelle \Rightarrow DRAM




RAM: Blockschaltbild



4 × 4 bit
2-bit Adresse
4-bit Datenwort

RAM: RAS/CAS-Adressdecodierung



Furber: *ARM SoC Architecture* [Fur00]


- ▶ Aufteilen der Adresse in zwei Hälften
- ▶ \overline{ras} „row address strobe“ wählt „Wordline“
- ▶ \overline{cas} „column address strobe“ – „Bitline“
- ▶ je ein $2^{(n/2)}$ -bit Decoder/Mux statt ein 2^n -bit Decoder




- ▶ Inhalt bleibt gespeichert solange Betriebsspannung anliegt



- ▶ *sechs-Transistor* Zelle zur Speicherung
 - ▶ weniger Platzverbrauch als Latches/Flipflops
 - ▶ kompakte Realisierung in CMOS-Technologie (s.u.)
 - ▶ zwei rückgekoppelte Inverter zur Speicherung
 - ▶ zwei n-Kanal Transistoren zur Anbindung an die Bitlines

- ▶ schneller Zugriff: Einsatz für Caches
- ▶ deutlich höherer Platzbedarf als DRAMs



SRAM: Sechs-Transistor Speicherstelle („6T“)






Datenwort 0x801B
in Adresse 0x006
andere Speicherworte
noch ungültig

- ▶ nur aktiv wenn $nCS = 0$ (*chip select*)
- ▶ Schreiben wenn $nWE = 0$ (*write enable*)
- ▶ Ausgabe wenn $nOE = 0$ (*output enable*)

- ▶ integrierte Schaltung, 16 Ki bit Kapazität
- ▶ Organisation als 2 Ki Worte mit je 8-bit

- ▶ 11 Adresseingänge (A10...A0)
- ▶ 8 Anschlüsse für Tristate Daten-Eingang/-Ausgang
- ▶ 3 Steuersignale
 - ▶ \overline{CS} chip-select: Speicher nur aktiv wenn $\overline{CS} = 0$
 - ▶ \overline{WE} write-enable: Daten an gewählte Adresse schreiben
 - ▶ \overline{OE} output-enable: Inhalt des Speichers ausgeben

- ▶ Hades-Demo zum Ausprobieren [HenHA]
 - ▶ Hades Demo: 40-memories/40-ram/demo-6116
 - ▶ Hades Demo: 40-memories/40-ram/two-6116






- ▶ Information wird in winzigen Kondensatoren gespeichert
- ▶ pro Bit je ein Transistor und Kondensator


- ▶ jeder Lesezugriff entlädt den Kondensator
- ▶ *Leseverstärker* zur Messung der Spannung auf der Bitline
Schwellwertvergleich zur Entscheidung logisch 0/1

- Information muss anschließend neu geschrieben werden
- auch ohne Lese- oder Schreibzugriff ist regelmäßiger *Refresh* notwendig,
wegen Selbstentladung (Millisekunden)
- 10 × langsamer als SRAM
- + DRAM für hohe Kapazität optimiert, minimaler Platzbedarf

SRAM vs. DRAM



- ▶ 6 Transistoren/bit
- ▶ statisch (kein refresh)
- ▶ schnell



- ▶ 1 Transistor/bit
- ▶ $C = 5 \text{ fF} \approx 47\,000$ Elektronen
- ▶ langsam (sense-amp)

DRAM: Stacked- und Trench-Zelle





Abb. 7: Prototyp von Speicherzellen (Stapelkondensatoren) für zukünftige Speicherchips wie den Ein-Gigabit-Chip. Da für DRAM-Chips eine minimale Speicherkapazität von 25 fF notwendig ist, bringt es erhebliche Platzvorteile, die Kondensatorelemente vertikal übereinander zu stapeln. Die Dicke der Schichten beträgt etwa 50 nm. (Foto: Siemens)


Siemens 1 Gbit DRAM

- ▶ zwei Bauformen: „stacked“ und „trench“
- ▶ Kondensatoren
 - ▶ möglichst kleine Fläche
 - ▶ Kapazität gerade ausreichend



IBM CMOS-6X embedded DRAM


DRAM: Layout





- ▶ veraltete Varianten
 - ▶ FPM: *fast-page mode*
 - ▶ EDO: *extended data-out*
 - ▶ ...
 - ▶ heute gebräuchlich
 - ▶ SDRAM: Ansteuerung synchron zu Taktsignal
 - ▶ DDR-SDRAM: *double-data rate* Ansteuerung wie SDRAM
Daten werden mit steigender und fallender Taktflanke übertragen
 - ▶ DDR2...DDR5: Varianten mit höherer Taktrate
aktuelle Übertragungsraten bis 70,4 GByte/sec pro Speicherkanal
 - ▶ GDDR3...GDDR6X (*Graphics DDR*)
derzeit bis 168 GByte/sec
 - ▶ HBM...HBM3E (*High Bandwidth Memory*)
derzeit bis 1 254 GByte/sec
- ... DDR6 ×2
... GDDR7×1,5


SDRAM: Lesezugriff auf sequenzielle Adressen




[Fur00]



- ▶ ähnlich kompakt und kostengünstig wie DRAM
- ▶ nichtflüchtig (*non-volatile*): Information bleibt beim Ausschalten erhalten
- ▶ spezielle *floating-gate* Transistoren
 - ▶ das *floating-gate* ist komplett nach außen isoliert
 - ▶ einmal gespeicherte Elektronen sitzen dort fest
- ▶ Auslesen beliebig oft möglich, schnell
- ▶ Schreibzugriffe problematisch
 - ▶ intern hohe Spannung erforderlich (Gate-Isolierung überwinden)
 - ▶ Schreibzugriffe einer „0“ nur blockweise
 - ▶ pro Zelle nur einige 10 000 ... 100 M Schreibzugriffe möglich




Typisches Speichersystem



32-bit ARM Proz.
4 × 8-bit SRAMs
4 × 8-bit ROMs

[Fur00]


Typisches Speichersystem: Adressdecodierung



[Fur00]



- ▶ **Bus:** elektrische (und logische) Verbindung
 - ▶ mehrere Geräte
 - ▶ mehrere Blöcke innerhalb einer Schaltung
- ▶ Bündel aus Daten- und Steuersignalen
 - ▶ Kernkomponenten (CPU, Speicher ...) miteinander verbinden
 - ▶ Verbindungen zu den Peripherie-Bausteinen
 - ▶ Verbindungen zu Systemmonitor-Komponenten
 - ▶ Verbindungen zwischen I/O-Controllern und -Geräten





technische Eigenschaften

- ▶ ursprünglich bidirektional
 - ▶ mehrere Quellen und mehrere Senken (lesende Zugriffe)
 - ▶ elektrische Realisierung: Tri-State-Treiber oder Open-Drain
- ▶ jetzt meist: Punkt-zu-Punkt Verbindungen
 - ▶ hohe Übertragungsraten technisch nicht anders möglich
 - ▶ logischer Bus (für Betriebssystem)


▶ Exkurs: Tristate

Unterscheidungskriterien

- ▶ Bus-Arbitrierung: wer darf, wann, wie lange senden?
 - ▶ Master-Slave
 - ▶ gleichberechtigte Knoten, Arbitrierungsprotokolle
- ▶ synchron: mit globalem Taktsignal vom „Master“-Knoten
- ▶ asynchron: Wechsel von Steuersignalen löst Ereignisse aus



- ▶ viele Typen, standardisiert mit sehr unterschiedlichen Anforderungen
 - ▶ High-Performance (= Datendurchsatz)
 - ▶ einfaches Protokoll, billige Komponenten
 - ▶ Multi-Master-Fähigkeit, zentrale oder dezentrale Arbitrierung
 - ▶ Echtzeitfähigkeit, Daten-Streaming
 - ▶ wenig Leitungen bis zu Zweidraht-Bussen: I²C, SPI, System-Management-Bus ...
 - ▶ lange Leitungen: EIA-485, RS-232, Ethernet ...
 - ▶ Funkmedium: WLAN, Bluetooth ...
- (logische Verbindung)





typisches n -bit Mikroprozessor-System:

▶ n Adress-Leitungen, also Adressraum 2^n Bytes

Adressbus

▶ n Daten-Leitungen

Datenbus

▶ Steuersignale

Control

▶ clock: Taktsignal


▶ read/write: Lese-/Schreibzugriff (aus Sicht des Prozessors)

▶ wait: Wartezeit/-zyklen für langsame Geräte

▶ ...

▶ um Leitungen zu sparen: teilweise gemeinsam genutzte Busse sowohl für Adressen als auch Daten \Rightarrow zusätzliches Steuersignal zur Auswahl Adressen/Daten


Adressbus: Evolution beim Intel x86



[TA14]

- ▶ 20-bit: 1 MiByte Adressraum
- ▶ 24-bit: 16 MiByte
- ▶ 32-bit: 4 GiByte
- ▶ alle Erweiterungen abwärtskompatibel
- ▶ 64-bit Architekturen: 48-, 56-, 64-bit Adressraum

Synchroner Bus: Timing




[TA14]

- ▶ alle Zeiten über Taktsignal Φ gesteuert
- ▶ \overline{MREQ} -Signal zur Auswahl Speicher oder I/O-Geräte
- ▶ \overline{RD} signalisiert Lesezugriff
- ▶ Wartezyklen, solange der Speicher \overline{WAIT} aktiviert

► typische Parameter

Symbol	[ns]	Min	Max
T_{AD} Adressausgabeverzögerung			4
T_{ML} Adresse ist vor \overline{MREQ} stabil		2	
T_M \overline{MREQ} -Verzögerung nach fallender Flanke von Φ in T_1			3
T_{RL} RD -Verzögerung nach fallender Flanke von Φ in T_1			3
T_{DS} Setup-Zeit vor fallender Flanke von Φ		2	
T_{MH} \overline{MREQ} -Verzögerung nach fallender Flanke von Φ in T_3			3
T_{RH} \overline{RD} -Verzögerung nach fallender Flanke von Φ in T_3			3
T_{DH} Hold-Zeit nach der Deaktivierung von \overline{RD}		0	

Asynchroner Bus: Lesezugriff



- ▶ Steuersignale \overline{MSYN} : Master fertig
 \overline{SSYN} : Slave fertig
- ▶ flexibler für Geräte mit stark unterschiedlichen Zugriffszeiten



- ▶ mehrere Komponenten wollen Übertragung initiieren, aber nur ein Transfer zur Zeit
- ▶ der Bus Zugriff muss serialisiert werden

1. zentrale Arbitrierung

- ▶ Arbitrer gewährt Bus-Requests
- ▶ Strategien
 - ▶ Prioritäten für verschiedene Geräte
 - ▶ „round-robin“ Verfahren
 - ▶ „Token“-basierte Verfahren
 - ▶ usw.



2. dezentrale Arbitrierung

- ▶ protokollbasiert
- ▶ Beispiel
 - ▶ Komponenten sehen ob Bus frei ist
 - ▶ wenn ja: Start der Übertragung; wenn nein: warten
 - ▶ zur Kollisionserkennung: Daten vom Bus lesen
 - ▶ bei Inkonsistenzen: Übertragung abbrechen und „später“ erneut versuchen



Bus Arbitrierung (cont.)

- ▶ I/O-Geräte oft höher priorisiert als die CPU
 - ▶ I/O-Zugriffe müssen schnell/sofort behandelt werden
 - ▶ Benutzerprogramm kann warten



[TA14]



- ▶ Menge an (Nutz-) Daten, die pro Zeiteinheit übertragen werden kann
 - ▶ zusätzlicher Protokolloverhead ⇒ Brutto- / Netto-Datenrate
- | | | | | |
|------------------|----------------------|-----|---------------------------|------------|
| ▶ RS-232 | 50 bit/sec | ... | 460 Kbit/sec | Peripherie |
| I ² C | 100 Kbit/sec (Std.) | ... | 3,4 Mbit/sec (High Speed) | |
| USB | 1,5 Mbit/sec (1.x) | ... | 80 Gbit/sec (4.0v2) | |
| ISA | 128 Mbit/sec | ... | | MB-Bus |
| PCI | 1 Gbit/sec (2.0) | ... | 6,4 Gbit/sec (3.0) | |
| AGP | 2,1 Gbit/sec (1x) | ... | 34,1 Gbit/sec (8x 64-bit) | |
| PCI Express | 2,5 Gbit/sec (1.x) | ... | 1,9 Tbit/sec (7.0) ×16 | |
| NVLink | 640,0 Gbit/sec (1.0) | ... | 6,4 Tbit/sec (5.0) | GPUs |
| HyperTransport | 25,6 Gbit/sec (1.0) | ... | 409,6 Gbit/sec (3.1) | CPUs |
| Infinity Fabric | | ... | 4,1 Tbit/sec | |

- ▶ en.wikipedia.org/wiki/List_of_interface_bit_rates



Peripheral Component Interconnect (Intel 1991)

- ▶ 33 MHz Takt
- ▶ 32-bit Bus-System
- ▶ gemeinsame Adress-/Datenleitungen
- ▶ Arbitrierung durch Bus-Master (die CPU)

- ▶ Abwärtskompatibilität
 - ▶ PCI-Bus als logische Verbindung (SW-Layer) zu Komponenten
 - ▶ technisch: PCIe

- ▶ Auto-Konfiguration
 - ▶ angeschlossene Geräte werden automatisch erkannt
 - ▶ eindeutige Hersteller- und Geräte-Nummern
 - ▶ Betriebssystem kann zugehörigen Treiber laden
 - ▶ automatische Zuweisung von Adressbereichen und IRQs

optional 66 MHz Takt
optional auch 64-bit

```
[maeder@tams165]~>lspci -v
00:00.0 Host bridge: Intel Corporation Sky Lake Host Bridge/DRAM Registers (rev 08)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0
  Capabilities: <access denied>

00:02.0 VGA compatible controller: Intel Corporation Sky Lake Integrated Graphics (rev 07)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0, IRQ 134
  Memory at e0000000 (64-bit, non-prefetchable) [size=16M]
  Memory at d0000000 (64-bit, prefetchable) [size=256M]
  I/O ports at f000 [size=64]
  Expansion ROM at <unassigned> [disabled]
  Capabilities: <access denied>
  Kernel driver in use: i915_bpo

00:04.0 Signal processing controller: Intel Corporation Device 1903 (rev 08)
  Subsystem: Dell Device 06dc
  Flags: bus master, fast devsel, latency 0, IRQ 16
  Memory at e1340000 (64-bit, non-prefetchable) [size=32K]
  Capabilities: <access denied>
  Kernel driver in use: proc_thermal

00:14.0 USB controller: Intel Corporation Device 9d2f (rev 21) (prog-if 30 [XHCI])
  Subsystem: Dell Device 06dc
  Flags: bus master, medium devsel, latency 0, IRQ 125
  Memory at e1330000 (64-bit, non-prefetchable) [size=64K]
  ...
```

PCI-Bus: Peripheriegeräte (cont.)

The screenshot shows the 'NDC-Infozentrum' application window. The main pane displays 'PCI (Informationen zu PCI)' with a list of hardware components. The left sidebar shows a tree view with 'PCI' selected under 'Geräteinformationen'. The main list includes various Intel Corporation registers and controllers, such as 'Intel Corporation Core Processor Integrated Memory Controller Channel 1 Thermal Control Registers' and 'Intel Corporation Core Processor DMI'. The '00:00.0' entry is expanded to show details for the 'Core Processor DMI' device.


Information	Wert
3F:05.3	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Thermal Control Registers
3F:05.2	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Rank Registers
3F:05.1	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Address Registers
3F:05.0	Intel Corporation Core Processor Integrated Memory Controller Channel 1 Control Registers
3F:04.3	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Thermal Control Registers
3F:04.2	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Rank Registers
3F:04.1	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Address Registers
3F:04.0	Intel Corporation Core Processor Integrated Memory Controller Channel 0 Control Registers
3F:03.4	Intel Corporation Core Processor Integrated Memory Controller Test Registers
3F:03.1	Intel Corporation Core Processor Integrated Memory Controller Target Address Decoder
3F:03.0	Intel Corporation Core Processor Integrated Memory Controller
3F:02.1	Intel Corporation Core Processor GPI Physical 0
3F:02.0	Intel Corporation Core Processor GPI Link 0
3F:00.1	Intel Corporation Core Processor QuickPath Architecture System Address Decoder
3F:00.0	Intel Corporation Core Processor QuickPath Architecture Generic Non-Core Registers
04:02.0	VIA Technologies, Inc. VT6306/7/8 [Fire II/M] IEEE 1394 OHCI Controller
01:00.0	nVidia Corporation G98 [Quadro NVS 295]
00:1F.3	Intel Corporation 5 Series/3400 Series Chipset SMBus Controller
00:1F.2	Intel Corporation 82801 SATA RAID Controller
00:1F.0	Intel Corporation 5 Series Chipset LPC Interface Controller
00:1E.0	Intel Corporation 82801 PCI Bridge
00:1D.0	Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller
00:1C.4	Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 5
00:1C.0	Intel Corporation 5 Series/3400 Series Chipset PCI Express Root Port 1
00:1B.0	Intel Corporation 5 Series/3400 Series Chipset High Definition Audio
00:1A.0	Intel Corporation 5 Series/3400 Series Chipset USB2 Enhanced Host Controller
00:19.0	Intel Corporation 825780M Gigabit Network Connection
00:18.3	Intel Corporation 5 Series/3400 Series Chipset KT Controller
00:16.2	Intel Corporation 5 Series/3400 Series Chipset PT IDER Controller
00:16.0	Intel Corporation 5 Series/3400 Series Chipset HECI Controller
00:10.1	Intel Corporation Core Processor GPI Routing and Protocol Registers
00:10.0	Intel Corporation Core Processor GPI Link
00:08.2	Intel Corporation Core Processor System Control and Status Registers
00:08.1	Intel Corporation Core Processor Semaphore and Scratchpad Registers
00:08.0	Intel Corporation Core Processor System Management Registers
00:03.0	Intel Corporation Core Processor PCI Express Root Port 1
00:00.0	Intel Corporation Core Processor DMI
Geräteklasse	Unclassified device (0x00)
Geräte-Unterklasse	Non-VGA unclassified device (0x00)
Geräte-Programm...	Unbekannt (0x00)
Revision	0x10
Hersteller	Intel Corporation (0x8086)
Gerät	Core Processor DMI (0xD131)
Subsystem	Device 0000 (0x0000:0x0000)
Kontrolle	0x0100
Status	0x0011
Zwischenspeicher...	0x00
Läufigkeit	0
Vorspann	0x00
Eingebauter Selb...	0x00
Adress-Zuordnun...	
Erweiterungs-ROM	
Fähigkeiten	0x89
Interrupt	
Roher PCI-Einrich...	

PCI-Bus: Leitungen („mindestens“)


Signal Leitungen Master Slave Beschreibung

Signal	Leitungen	Master	Slave	Beschreibung
CLK	1			Takt (33 oder 66 MHz)
AD	32	×	×	Gemultiplexte Adress- und Datenleitungen
PAR	1	×		Adress- oder Datenparitätsbit
C/BE	4	×		Busbefehl/Bitmap für Byte Enable (zeigt gültige Datenbytes an)
FRAME#	1	×		Kennzeichnet, dass AD und C/BE aktiviert sind
IRDY#	1	×		Lesen: Master wird akzeptieren Schreiben: Daten liegen an
IDSEL	1	×		Wählt Konfigurationsraum statt Speicher
DEVSEL#	1		×	Slave hat seine Adresse decodiert und ist in Bereitschaft
TRDY#	1		×	Lesen: Daten liegen an Schreiben: Slave wird akzeptieren
STOP#	1		×	Slave möchte Transaktion sofort abbrechen
PERR#	1			Empfänger hat Datenparitätsfehler erkannt
SERR#	1			Adressparitätsfehler oder Systemfehler erkannt
REQ#	1			Bus-Arbitration: Anforderung des Busses
GNT#	1			–"– Zuteilung des Busses
RST#	1			Setzt das System und alle Geräte zurück

PCI-Bus: Transaktionen



[TA14]




- ▶ einfache serielle Datenübertragung
- ▶ asynchron (kein Taktsignal) Quelle beginnt Übertragung
- ▶ zu vereinbaren: Baudrate 110 ... 19 200, 38 400, 115 200 bits/sec
 - # Datenbits 5, 6, 7, 8
 - # Stopbits 1, 2
 - Parität none, odd, even
- ▶ min. 3 Leitungen: GND, TX, RX (Masse, Transmit, Receive)
oft weitere Leitungen für erweitertes Handshake
- ▶ ursprünglich für Fernschreiber ($\pm 12V$)



RS-232: Serielle Schnittstelle (cont.)

- ▶ später Anschluß von Terminals an Rechner, Datenübertragung (Modems)
PC: Ein- und Ausgabe
- ▶ unterschiedliche Logikpegel (TTL, CMOS)
- ▶ Beispiel: 8/N/1 (8-bit, keine Parity, 1-Stopbit)



- ▶ 1996: serielle Datenübertragung von/zu Peripheriegeräten (12 Mb/s)
- ▶ differentielle Signale (störunanfällig), inzwischen 80 Gb/s
- ▶ Hot-plug fähig, Baumstruktur mit Hubs
- ▶ verschiedene Geräteklassen
 - ▶ Ein-/Ausgabegeräte: Tastatur, Maus, Drucker, Scanner, Audio
 - ▶ Massenspeicher: Festplatten, DVD etc.
 - ▶ Netzwerk
 - ▶ Monitor (DisplayPort), Grafikkarten
 - ▶ Dongles
- ▶ Energieversorgung: 0,5 W ... 240 W

```
maeder@tams180:~$ lsusb
Bus 001 Device 001: ID 1d6b:0002 Linux Foundation 2.0 root hub
Bus 002 Device 001: ID 1d6b:0003 Linux Foundation 3.0 root hub
Bus 003 Device 001: ID 1d6b:0002 Linux Foundation 2.0 root hub
Bus 003 Device 002: ID 413c:250e Dell Computer Corp. Dell Laser Mouse MS3220
Bus 003 Device 003: ID 0c45:6a14 Microdia Integrated_Webcam_HD
Bus 003 Device 004: ID 8087:0033 Intel Corp.
Bus 004 Device 001: ID 1d6b:0003 Linux Foundation 3.0 root hub
```

USB: Universal Serial Bus (cont.)

The screenshot shows the KDE-Infozentrum window with the following content:

- Window title: KDE-Infozentrum
- Buttons: Modul-Hilfe, Hilfe
- Search bar: Suchen
- Left sidebar (Geräteinformationen):
 - Systeminformation
 - Speicher
 - Energie-Information
 - Datei-Indizierungsüberwac...
 - Geräteinformationen (expanded)
 - Gerätebetrachter
 - DMA-Kanäle
 - USB-Geräte (selected)
 - PCI
 - IEEE-1394-Geräte
 - Interrupts
 - Ein-/Ausgabe-Ports
 - Netzwerkinformationen
 - Grafische Informationen
- Main content area: Angeschlossene USB-Geräte
 - Tree view:
 - xHCI Host Controller (1)
 - xHCI Host Controller (2)
 - xHCI Host Controller (3) (expanded)
 - Unbekannt
 - Dell Laser Mouse MS3220 (selected)
 - Integrated_Webcam_HD
 - xHCI Host Controller (4)
 - Device details for Dell Laser Mouse MS3220:

Hersteller: Dell Computer Corp



<i>Klasse</i>	0	((Defined at Interface level))
<i>Unterklasse</i>	0	
<i>Protokoll</i>	0	
<i>USB-Version</i>	2.00	
<i>Anbieter-Kennung</i> 0x413c	(Dell Computer Corp.)	
<i>Produkt-Kennung</i> 0x250e		
<i>Revision</i>	0.00	
<i>Geschwindigkeit</i>	12 Mbit/s	
<i>Kanäle</i>	0	
<i>Max. Paketgröße</i>	64	

- ▶ Alternative zu direkt entworfenen Schaltwerken (δ -/ λ -Schaltnetze aus Gattern)
- ▶ „Umprogrammierung“ durch Austausch des Mikroprogramms
 - ▶ Fehlerbehebung möglich
- ⇒ Firmware für Prozessoren

- ▶ *Mikroprogrammzähler μPC* : Register für aktuellen Zustand
- ▶ μPC adressiert den Mikroprogrammspeicher μROM
- ▶ μROM konzeptionell in mehrere Felder eingeteilt
 - ▶ die verschiedenen Steuerleitungen
 - ▶ ein oder mehrere Felder für Folgezustand
 - ▶ ggf. zusätzliche Logik und Multiplexer zur Auswahl unter mehreren Folgezuständen
 - ▶ ggf. Verschachtelung und Aufruf von Unterprogrammen: „nanoProgramm“



- ▶ siehe „Praktikum Rechnerstrukturen und Betriebssysteme“

Mikroprogramm: Beispiel Ampel




- ▶ μPC adressiert das μROM
- ▶ $next$ -Ausgang liefert Folgezustand
- ▶ andere Ausgänge steuern die Schaltung = die Lampen der Ampel

Mikroprogramm: Beispiel zur Auswahl des Folgezustands




- ▶ Multiplexer erlaubt Auswahl des μPC Werts
- ▶ $nextA$, $nextB$ aus dem μROM , externer xa Wert
- ▶ xs Eingang für bedingte Sprünge




- ▶ aktuelle Architekturen: weniger Mikroprogrammierung
- ⇒ Pipelining (folgt in 14 Rechnerarchitektur II – Pipelining)

typisches ARM SoC System



S. Furber: *ARM System-on-Chip Architecture* [Fur00]


RT-Ebene: ALU des ARM 6 Prozessors



[Fur00]

- ▶ Register für die Operanden A und B
- ▶ Addierer und separater Block für logische Operationen

Multi-Port-Registerbank: Zelle




[Fur00]

- ▶ Prinzip wie 6T-SRAM: rückgekoppelte Inverter
- ▶ mehrere (hier zwei) parallele Lese-Ports
- ▶ mehrere Schreib-Ports möglich, aber kompliziert



Multi-Port Registerbank: Floorplan/Chiplayout



[Fur00]

Kompletter Prozessor: ARM 3

11.4.4 Rechnerarchitektur I - Hardwarestruktur - Beispielsystem: ARM


64-040 Rechnerstrukturen und Betriebssysteme

- ▶ Registerbank (inkl. Program Counter)
- ▶ Inkremente
- ▶ Adress-Register

- ▶ ALU, Multiplizierer, Shifter


- ▶ Speicherinterface (Data-In / -Out)

- ▶ Steuerwerk
- ▶ bis ARM 7: 3-stufige Pipeline
fetch, decode, execute




[Fur00]

ARM Datentransfer: Store-Befehl




1st cycle: compute address




2nd cycle: store & auto-index

[Fur00]

ARM Datentransfer: Funktionsaufruf/Sprungbefehl



1st cycle: compute branch target



2nd cycle: save return address [Fur00]




- ▶ „Choreografie“ der Funktionseinheiten
- ▶ Wie wird ein Programm gestartet?
- ▶ Was passiert beim Einschalten des Rechners?

- ▶ Erweiterungen des von-Neumann Konzepts
 - ▶ parallele, statt sequenzieller Befehlsabarbeitung
⇒ *Pipelining*
 - ▶ mehrere Ausführungseinheiten
⇒ *superskalare Prozessoren, Mehrkern-Architekturen*
 - ▶ dynamisch veränderte Abarbeitungsreihenfolge
⇒ „*out-of-order execution*“
 - ▶ getrennte Daten- und Instruktionsspeicher
⇒ *Harvard-Architektur*
 - ▶ *Speicherhierarchie, Caches etc.*


- siehe Kapitel 14 *Rechnerarchitektur II*



Hardwareorganisation eines typischen Systems




Programmausführung: 1. Benutzereingabe




[BO15]

Programmausführung: 2. Programm laden



[BO15]

Programmausführung: 3. Programmlauf



[BO15]



Boot-Prozess

Was passiert beim Einschalten des Rechners?

- ▶ Chipsatz erzeugt Reset-Signale für alle ICs
- ▶ Reset für die zentralen Prozessor-Register (PC ...)
- ▶ PC wird auf Startwert initialisiert
- ▶ Befehlszyklus wird gestartet

- ▶ Initialisierung und Selbsttest des Prozessors
- ▶ Interrupt (APIC) / Protokoll getrieben: Auswahl des Bootstrap Kerns
- ▶ Prozessor greift auf Startadresse zu, wo Boot-Programm beginnt (ROM, Flash)
- ▶ Löschen und Initialisieren der Caches
- ▶ Konfiguration des Chipsatzes
- ▶ Erkennung und Initialisierung von I/O-Komponenten

- ▶ Laden des Betriebssystems, dabei Start aller CPU-Kerne



- [BO15] R.E. Bryant, D.R. O'Hallaron:
Computer systems – A programmers perspective.
3rd global ed., Pearson Education Ltd., 2015. ISBN 978-1-292-10176-7
csapp.cs.cmu.edu
- [TA14] A.S. Tanenbaum, T. Austin:
Rechnerarchitektur – Von der digitalen Logik zum Parallelrechner.
6. Auflage, Pearson Deutschland GmbH, 2014. ISBN 978-3-86894-238-5
- [Fur00] S. Furber: *ARM System-on-Chip Architecture.*
2nd edition, Pearson Education Limited, 2000. ISBN 978-0-201-67519-1
- [GK83] D.D. Gajski, R.H. Kuhn: *Guest Editors' Introduction: New VLSI Tools.*
in: *IEEE Computer* 16 (1983), December, Nr. 12, S. 11-14. ISSN 0018-9162



- [PH22] D.A. Patterson, J.L. Hennessy: *Rechnerorganisation und Rechnerentwurf – Die Hardware/Software-Schnittstelle – MIPS Edition*.
6. Auflage, De Gruyter Oldenbourg, 2022. ISBN 978-3-11-075598-5
- [PH20] D.A. Patterson, J.L. Hennessy: *Computer Organization and Design – The Hardware Software Interface – RISC-V Edition*.
2nd edition, Morgan Kaufmann Publishers Inc., 2020. ISBN 978-0-12-820331-6
- [Mäd11] A. Mäder: *Vorlesung: Rechnerarchitektur und Mikrosystemtechnik*.
Universität Hamburg, FB Informatik, 2011, Vorlesungsfolien.
tams.informatik.uni-hamburg.de/lectures/2011ws/vorlesung/ram
- [HenHA] N. Hendrich: *HADES — HAmburg DEsign System*.
Universität Hamburg, FB Informatik, Lehrmaterial.
tams.informatik.uni-hamburg.de/applets/hades/webdemos