



## Aufgabenblatt 11 Ausgabe: 08.01., Abgabe: 15.01. 24:00

Gruppe	
Name(n)	Matrikelnummer(n)

### Aufgabe 11.1 (Punkte 5+10+10+20)

*Entwurf eines mikroprogrammierten Automaten:* Wir betrachten einen 3-bit Zähler mit einem Steuereingang  $g$  und einem Ausgang  $p$  der zyklisch 6 Zustände durchläuft.

- Im Fall  $g = 0$  soll binär Modulo-6 durchgezählt werden:  $0, 1, 2, 3, 4, 5, 0, 1 \dots$
- Im Fall  $g = 1$  wird folgender Gray-Code für die Zustände zyklisch durchlaufen:  
 $(z_2, z_1, z_0) = (0, 0, 0), (0, 0, 1), (0, 1, 1), (1, 1, 1), (1, 0, 1), (1, 0, 0), \dots$
- Der Automat hat den Startzustand  $(z_2, z_1, z_0) = (0, 0, 0)$ , was direkt über eine Reset-Leitung am Zustandsregister eingestellt wird.
- Zusätzlich hat die Schaltung einen Ausgang  $p$ , der eine ungerade Parität zu der Codierung erzeugt.

- (a) Ist das ein Mealy- oder ein Moore-Automat? Begründen Sie ihre Antwort kurz.
- (b) Zeichnen Sie das Zustandsdiagramm des Automaten.
- (c) In dem Zustandsdiagramm des Automaten (b) kann es wegen nicht genutzter Codierungen zu Problemen kommen. Beschreiben Sie diese und geben Sie eine Lösung des Problems an.

**Tipp:** Achten Sie auf die Vollständigkeit.

- (d) Skizzieren Sie die benötigte Hardwarestruktur für einen mikroprogrammierten Automaten. Dazu können Sie eine HADES Schaltung erstellen und abgeben, es genügt aber auch eine (lesbare und beschriftete) Zeichnung!<sup>1</sup>


Zusätzlich soll der Inhalt des zugehörigen Mikroprogrammspeichers als Tabelle abgegeben werden.

---

<sup>1</sup>vergleichbar Aufgabe 11.2

**Aufgabe 11.2** (Punkte 10+10+15)

*Hardwarearchitektur:* Bei dieser Aufgabe sollen Sie sich überlegen, wie auf einer vorgegebenen Hardwarearchitektur die Befehle eines 16-bit Mikrocontrollers abgearbeitet werden. Dem Paradigma der von-Neumann Architektur folgend, wird jeder Befehl in aufeinanderfolgenden Phasen ausgeführt: Befehl holen, decodieren, rechnen etc. Zur Ausführung der ALU-Operationen, sind im Rechenwerk die hier skizzierten Hardwareeinheiten vorhanden.



Zum Verständnis der Aufgabenteile wird die Funktionsweise der einzelnen Einheiten kurz erläutert:

**Registerbank** bestehend aus 8 16-bit Registern. Ist loadA aktiv, dann wird das mit selA selektierte Register mit dem Wert des Datenbusses geladen:

$$\text{dataBus} \rightarrow \text{reg}(\text{selA})$$

**ALU** mit einigen arithmetischen und logischen Befehlen, die als opcode spezifiziert werden. Die beiden Operanden opA und opB werden über Multiplexer (selA, bzw. selB) mit Werten aus der Registerbank versorgt.

**Ausgangsregister** (16-bit), der ALU nachgeschaltet.

**Bidirektionales Bussystem** dataBus, das im Datenpfad zwei Quellen besitzt: den direkten Ausgang der ALU oder das dahinter liegende Register. Beide sind über Tristate-Treiber, die über entsprechende Kontrollsignale (triAlu und triAReg) selektiert werden, an den Bus angeschlossen. Außerhalb des Mikrocontrollers würde dann auch noch der Speicher mit dem Bus verbunden sein.

(a) Wie würde auf der Hardware ein 2-Adress Befehl (beides Registeradressen) abgearbeitet werden? Beispielsweise die Addition: `ADD2 1,5`

$$\text{Funktion:} \quad \text{reg}(1) + \text{reg}(5) \rightarrow \text{reg}(1)$$

Schreiben Sie für die einzelnen Signale die jeweiligen Belegungen und die zugehörige Aktion auf. Wenn erforderlich über mehrere Takte:

Takt	loadA	selA	selB	opcode	triAlu	triAReg	Wirkung
1							
2							
...							

- (b) Wie würde auf der Hardware ein 3-Adress Befehl (drei Registeradressen) abgearbeitet werden? Beispielsweise die Addition: `ADD 0, 1, 5`

Funktion:  $\text{reg}(1) + \text{reg}(5) \rightarrow \text{reg}(0)$

Schreiben Sie auch hier die Signalbelegungen und die zugehörigen Aktionen auf. Welche Verbesserungen in der Architektur wären demnach möglich?

- (c) Angenommen man hätte neben dem Datenpfad weitere Hardware: ein Steuerwerk mit Kontrollautomaten, Befehlszähler, Instruktionsregister sowie die restliche Infrastruktur eines Mikrorechners. Trotzdem könnten noch keine Programme abgearbeitet werden, da in dieser Architektur noch Hardware fehlt, um Verzweigungen im Programmfluss zu erzeugen – im einfachsten Fall: `if ... then ... else ...!`

Wie müsste die hier skizzierte Hardware ergänzt werden, damit bedingte Sprünge möglich werden? Was muss im Steuerwerk beim Befehlszähler (*Program Counter*) zusätzlich passieren?

### Aufgabe 11.3 (Punkte 5+5+10)

*Question & Answer:* beantworten Sie die folgenden Fragen zur Rechnerarchitektur. Kurze, stichwortartige Antworten oder wenige Sätze, genügen.

- (a) Was sind Eigenschaften von SRAM und DRAM Speicher? Wodurch unterscheiden sich die Speichertypen?
- (b) Was bedeuten Little-Endian und Big-Endian bei der Speicheradressierung?
- (c) Ergänzend zu Aufgabenteil (b): Was würde im Speicher stehen, wenn ab der Adresse `0x2A000` die 32-bit Dezimalzahl -2025 (natürlich als 2-Komplement Zahl) gespeichert ist? Geben Sie den Speicherinhalt für Little- und Big-Endian Systeme an: *Adresse* und dort gespeichertes *Byte* (byteweise Adressierung).